做过信号源的请进

yanfeng163 发布于 2007-8-15 18:47:00
最近要做一个超低频正弦信号发生器 0.001Hz--100Hz
失真0.01%
稳定度0.0001%/小时
我想知道的是，用DDS做，如果选用高稳定地的晶振，是不是就可以保证稳定度？
另外，DDS的失真怎么衡量？看很多资料上都是提到关于DDS的杂散，杂散与失真有没有什么可以转换的关系？
无杂散动态范围是个什么概念？
谢谢指教，如有可能，请加我QQ13893451进行交流！

yanfeng163 发布于 2007-8-16 9:26:00

但是对稳定度、准确度要求很高的话，直接MCU+DA能实现吗？
另外频率还有求精细连续可调

我现在主要是搞不大明白影响正弦信号失真的因素有哪些，在设计电路的时候什么地方应该重点考虑，最好能进行一下推倒，计算一下失真，要不然老板都不敢让我继续往下作了

tree2000zz 发布于 2007-8-16 11:36:00
同意二楼的
ＤＡ＋ＦＰＧＡ或ＤＡ＋单片机都成啊

yanfeng163 发布于 2007-8-16 14:45:00
这样一来貌似简单了很多，而且也没有了DDS固有的杂散，是真应该比DDS相对小些，要是晶振稳的话，输出频率稳定度应该可以达到指标吧？

maychang 发布于 2007-8-16 20:15:00
用单片机的话，频率不能连续可调，只能步进。这点非常明显，用数字电路处理连续的模拟量，必然有误差。

失真0.01%，无论用什么方法，都是相当困难的。就算你已经有了纯正弦波，如果幅度不够需要放大，这个放大器的失真就可能超过0.01%，必须很仔细地设计这个放大器才能满足失真要求。

yanfeng163 发布于 2007-8-17 8:47:00
全是数字电路，输出信号的频率稳定度是不是可以达到与晶振的稳定度同等数量级的程度？

王紫豪发布于 2007-8-19 1:28:00
关于波形稳定度：

其实DDS就是相当于把时钟分频，稳定度你想想把，不过如果用DDS做的稳定度还达不到的话，你就没办法了。建议整个好的晶振，用51+cpld+DAC 应该是最理想的方案了。（cpld内置DDS）。

我做的信号源一般都是到0.000001Hz，呵呵！

【关闭】【打印】